You've already forked linux-rockchip
mirror of
https://github.com/armbian/linux-rockchip.git
synced 2026-01-06 11:08:10 -08:00
Merge commit '21cc4fd00cd2cb5e19ce6fe626a07351dcbffc34'
* commit '21cc4fd00cd2cb5e19ce6fe626a07351dcbffc34': (30 commits) media: i2c: imx415: adjusting the power on timing media: i2c: rk628: set default timings when query timing if hdmi unplug drm/rockchip: dw-dp: support more color format media: i2c: rk628: add CSI error interrupts to haldle csi errors media: i2c: rk628: fix get capture when capture mode is 0 arm64: dts: rockchip: px30-evb-ddr3-v10: reduce power consumption by reducing voltage media: i2c: maxim: driver version v3.01.00 arm64: dts: rockchip: rk3588-evb7-imx415: remove cam_ircut0 media: i2c: sc450ai adapt sleep_wakeup media: i2c: rk628: fix CTS HF2-23 test fail media: i2c: rk628: fix CTS HF2-86 test fail media: i2c: rk628: fix CTS test fail media: i2c: rk628: add hdmirx cec support media: i2c: rk628: disable character error detection media: i2c: rk628: fix resolution change but not recognized ARM: dts: rockchip: rv1106g-evb2-v12-wakeup: fix false wakeup issue drm/rockchip: vop: add csc_mode regs for PX30/RK3366/RV1126 arm64: dts: rockchip: rk3588-vehicle-evb-v22.dts: fix max96712 dphy3 lock gpio error input: sensor: fix compile errors on kernel-6.1 Revert "ARM: dts: rockchip: Add dtsi file for rk628" ... Change-Id: I93c1f3c95752a236a6d742d2a6232a183169edee
This commit is contained in:
Tao Huang
@@ -1,121 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
/dts-v1/;
|
||||
#include "rk3288-evb-rk628.dtsi"
|
||||
|
||||
/ {
|
||||
model = "Rockchip RK3288 EVB RK628 Board";
|
||||
compatible = "rockchip,rk3288-evb-rk628", "rockchip,rk3288";
|
||||
|
||||
chosen {
|
||||
bootargs = "rootwait earlycon=uart8250,mmio32,0xff690000 vmalloc=496M console=ttyFIQ0 androidboot.baseband=N/A androidboot.veritymode=enforcing androidboot.hardware=rk30board androidboot.console=ttyFIQ0 init=/init kpti=0 androidboot.selinux=permissive";
|
||||
};
|
||||
|
||||
hdmiin-sound {
|
||||
compatible = "rockchip,rockchip-rt5651-rk628-sound";
|
||||
rockchip,cpu = <&i2s>;
|
||||
rockchip,codec = <&rt5651>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
&video_phy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&hdmi {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&hdmi_in_vopb {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&hdmi_in_vopl {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&route_hdmi {
|
||||
connect = <&vopl_out_hdmi>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&rk628 {
|
||||
reg = <0x51>;
|
||||
interrupt-parent = <&gpio7>;
|
||||
interrupts = <11 IRQ_TYPE_LEVEL_HIGH>;
|
||||
enable-gpios = <&gpio5 RK_PC3 GPIO_ACTIVE_HIGH>;
|
||||
reset-gpios = <&gpio7 RK_PB4 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_combrxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_csi {
|
||||
status = "okay";
|
||||
plugin-det-gpios = <&gpio0 13 GPIO_ACTIVE_HIGH>;
|
||||
power-gpios = <&gpio0 17 GPIO_ACTIVE_HIGH>;
|
||||
rockchip,camera-module-index = <0>;
|
||||
rockchip,camera-module-facing = "back";
|
||||
rockchip,camera-module-name = "RK628-CSI";
|
||||
rockchip,camera-module-lens-name = "NC";
|
||||
|
||||
port {
|
||||
hdmiin_out0: endpoint {
|
||||
remote-endpoint = <&hdmi2mipi_in>;
|
||||
data-lanes = <1 2 3 4>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&mipi_phy_rx0 {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
hdmi2mipi_in: endpoint@1 {
|
||||
reg = <1>;
|
||||
remote-endpoint = <&hdmiin_out0>;
|
||||
data-lanes = <1 2 3 4>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
dphy_rx_out: endpoint@0 {
|
||||
reg = <0>;
|
||||
remote-endpoint = <&isp_mipi_in>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rkisp1 {
|
||||
status = "okay";
|
||||
port {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
isp_mipi_in: endpoint@0 {
|
||||
reg = <0>;
|
||||
remote-endpoint = <&dphy_rx_out>;
|
||||
};
|
||||
};
|
||||
};
|
||||
@@ -1,333 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
/dts-v1/;
|
||||
#include "rk3288-evb-rk628.dtsi"
|
||||
|
||||
&rk628_dsi0 {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
dsi0_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_dsi0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
panel@0 {
|
||||
compatible = "simple-panel-dsi";
|
||||
reg = <0>;
|
||||
backlight = <&backlight>;
|
||||
enable-gpios = <&gpio7 RK_PA2 GPIO_ACTIVE_HIGH>;
|
||||
prepare-delay-ms = <120>;
|
||||
enable-delay-ms = <120>;
|
||||
disable-delay-ms = <120>;
|
||||
unprepare-delay-ms = <120>;
|
||||
init-delay-ms = <120>;
|
||||
|
||||
dsi,flags = <(MIPI_DSI_MODE_VIDEO |
|
||||
MIPI_DSI_MODE_VIDEO_BURST |
|
||||
MIPI_DSI_MODE_LPM |
|
||||
MIPI_DSI_MODE_EOT_PACKET)>;
|
||||
dsi,format = <MIPI_DSI_FMT_RGB888>;
|
||||
dsi,lanes = <4>;
|
||||
|
||||
panel-init-sequence = [
|
||||
39 00 04 ff 98 81 03
|
||||
39 00 02 01 00
|
||||
39 00 02 02 00
|
||||
39 00 02 03 53
|
||||
39 00 02 04 53
|
||||
39 00 02 05 13
|
||||
39 00 02 06 04
|
||||
39 00 02 07 02
|
||||
39 00 02 08 02
|
||||
39 00 02 09 00
|
||||
39 00 02 0a 00
|
||||
39 00 02 0b 00
|
||||
39 00 02 0c 00
|
||||
39 00 02 0d 00
|
||||
39 00 02 0e 00
|
||||
39 00 02 0f 00
|
||||
39 00 02 10 00
|
||||
39 00 02 11 00
|
||||
39 00 02 12 00
|
||||
39 00 02 13 00
|
||||
39 00 02 14 00
|
||||
39 00 02 15 08
|
||||
39 00 02 16 10
|
||||
39 00 02 17 00
|
||||
39 00 02 18 08
|
||||
39 00 02 19 00
|
||||
39 00 02 1a 00
|
||||
39 00 02 1b 00
|
||||
39 00 02 1c 00
|
||||
39 00 02 1d 00
|
||||
39 00 02 1e c0
|
||||
39 00 02 1f 80
|
||||
39 00 02 20 02
|
||||
39 00 02 21 09
|
||||
39 00 02 22 00
|
||||
39 00 02 23 00
|
||||
39 00 02 24 00
|
||||
39 00 02 25 00
|
||||
39 00 02 26 00
|
||||
39 00 02 27 00
|
||||
39 00 02 28 55
|
||||
39 00 02 29 03
|
||||
39 00 02 2a 00
|
||||
39 00 02 2b 00
|
||||
39 00 02 2c 00
|
||||
39 00 02 2d 00
|
||||
39 00 02 2e 00
|
||||
39 00 02 2f 00
|
||||
39 00 02 30 00
|
||||
39 00 02 31 00
|
||||
39 00 02 32 00
|
||||
39 00 02 33 00
|
||||
39 00 02 34 04
|
||||
39 00 02 35 05
|
||||
39 00 02 36 05
|
||||
39 00 02 37 00
|
||||
39 00 02 38 3c
|
||||
39 00 02 39 35
|
||||
39 00 02 3a 00
|
||||
39 00 02 3b 40
|
||||
39 00 02 3c 00
|
||||
39 00 02 3d 00
|
||||
39 00 02 3e 00
|
||||
39 00 02 3f 00
|
||||
39 00 02 40 00
|
||||
39 00 02 41 88
|
||||
39 00 02 42 00
|
||||
39 00 02 43 00
|
||||
39 00 02 44 1f
|
||||
39 00 02 50 01
|
||||
39 00 02 51 23
|
||||
39 00 02 52 45
|
||||
39 00 02 53 67
|
||||
39 00 02 54 89
|
||||
39 00 02 55 ab
|
||||
39 00 02 56 01
|
||||
39 00 02 57 23
|
||||
39 00 02 58 45
|
||||
39 00 02 59 67
|
||||
39 00 02 5a 89
|
||||
39 00 02 5b ab
|
||||
39 00 02 5c cd
|
||||
39 00 02 5d ef
|
||||
39 00 02 5e 03
|
||||
39 00 02 5f 14
|
||||
39 00 02 60 15
|
||||
39 00 02 61 0c
|
||||
39 00 02 62 0d
|
||||
39 00 02 63 0e
|
||||
39 00 02 64 0f
|
||||
39 00 02 65 10
|
||||
39 00 02 66 11
|
||||
39 00 02 67 08
|
||||
39 00 02 68 02
|
||||
39 00 02 69 0a
|
||||
39 00 02 6a 02
|
||||
39 00 02 6b 02
|
||||
39 00 02 6c 02
|
||||
39 00 02 6d 02
|
||||
39 00 02 6e 02
|
||||
39 00 02 6f 02
|
||||
39 00 02 70 02
|
||||
39 00 02 71 02
|
||||
39 00 02 72 06
|
||||
39 00 02 73 02
|
||||
39 00 02 74 02
|
||||
39 00 02 75 14
|
||||
39 00 02 76 15
|
||||
39 00 02 77 0f
|
||||
39 00 02 78 0e
|
||||
39 00 02 79 0d
|
||||
39 00 02 7a 0c
|
||||
39 00 02 7b 11
|
||||
39 00 02 7c 10
|
||||
39 00 02 7d 06
|
||||
39 00 02 7e 02
|
||||
39 00 02 7f 0a
|
||||
39 00 02 80 02
|
||||
39 00 02 81 02
|
||||
39 00 02 82 02
|
||||
39 00 02 83 02
|
||||
39 00 02 84 02
|
||||
39 00 02 85 02
|
||||
39 00 02 86 02
|
||||
39 00 02 87 02
|
||||
39 00 02 88 08
|
||||
39 00 02 89 02
|
||||
39 00 02 8a 02
|
||||
39 00 04 ff 98 81 04
|
||||
39 00 02 00 80
|
||||
39 00 02 70 00
|
||||
39 00 02 71 00
|
||||
39 00 02 66 fe
|
||||
39 00 02 82 15
|
||||
39 00 02 84 15
|
||||
39 00 02 85 15
|
||||
39 00 02 3a 24
|
||||
39 00 02 32 ac
|
||||
39 00 02 8c 80
|
||||
39 00 02 3c f5
|
||||
39 00 02 88 33
|
||||
39 00 04 ff 98 81 01
|
||||
39 00 02 22 0a
|
||||
39 00 02 31 00
|
||||
39 00 02 53 78
|
||||
39 00 02 55 7b
|
||||
39 00 02 60 20
|
||||
39 00 02 61 00
|
||||
39 00 02 62 0d
|
||||
39 00 02 63 00
|
||||
39 00 02 a0 00
|
||||
39 00 02 a1 10
|
||||
39 00 02 a2 1c
|
||||
39 00 02 a3 13
|
||||
39 00 02 a4 15
|
||||
39 00 02 a5 26
|
||||
39 00 02 a6 1a
|
||||
39 00 02 a7 1d
|
||||
39 00 02 a8 67
|
||||
39 00 02 a9 1c
|
||||
39 00 02 aa 29
|
||||
39 00 02 ab 58
|
||||
39 00 02 ac 26
|
||||
39 00 02 ad 28
|
||||
39 00 02 ae 5c
|
||||
39 00 02 af 30
|
||||
39 00 02 b0 31
|
||||
39 00 02 b1 32
|
||||
39 00 02 b2 00
|
||||
39 00 02 c0 00
|
||||
39 00 02 c1 10
|
||||
39 00 02 c2 1c
|
||||
39 00 02 c3 13
|
||||
39 00 02 c4 15
|
||||
39 00 02 c5 26
|
||||
39 00 02 c6 1a
|
||||
39 00 02 c7 1d
|
||||
39 00 02 c8 67
|
||||
39 00 02 c9 1c
|
||||
39 00 02 ca 29
|
||||
39 00 02 cb 5b
|
||||
39 00 02 cc 26
|
||||
39 00 02 cd 28
|
||||
39 00 02 ce 5c
|
||||
39 00 02 cf 30
|
||||
39 00 02 d0 31
|
||||
39 00 02 d1 2e
|
||||
39 00 02 d2 32
|
||||
39 00 02 d3 00
|
||||
39 00 04 ff 98 81 00
|
||||
05 fa 01 11
|
||||
05 14 01 29
|
||||
];
|
||||
|
||||
panel-exit-sequence = [
|
||||
05 00 01 28
|
||||
05 00 01 10
|
||||
];
|
||||
|
||||
display-timings {
|
||||
native-mode = <&timing0>;
|
||||
|
||||
timing0: timing0 {
|
||||
clock-frequency = <64000000>;
|
||||
hactive = <720>;
|
||||
vactive = <1280>;
|
||||
hfront-porch = <40>;
|
||||
hsync-len = <10>;
|
||||
hback-porch = <40>;
|
||||
vfront-porch = <22>;
|
||||
vsync-len = <4>;
|
||||
vback-porch = <11>;
|
||||
hsync-active = <0>;
|
||||
vsync-active = <0>;
|
||||
de-active = <0>;
|
||||
pixelclk-active = <0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_dsi0: endpoint {
|
||||
remote-endpoint = <&dsi0_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&video_phy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rgb_in_vopb {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&rgb_in_vopl {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&route_rgb {
|
||||
connect = <&vopl_out_rgb>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&vopb {
|
||||
assigned-clocks = <&cru DCLK_VOP0>;
|
||||
assigned-clock-parents = <&cru PLL_GPLL>;
|
||||
};
|
||||
|
||||
&vopl {
|
||||
assigned-clocks = <&cru DCLK_VOP1>;
|
||||
assigned-clock-parents = <&cru PLL_CPLL>;
|
||||
};
|
||||
@@ -1,95 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
/dts-v1/;
|
||||
#include "rk3288-evb-rk628.dtsi"
|
||||
|
||||
&sound {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_hdmi {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
hdmi_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_hdmi>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_hdmi: endpoint {
|
||||
remote-endpoint = <&hdmi_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
|
||||
&video_phy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rgb_in_vopb {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&rgb_in_vopl {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&route_rgb {
|
||||
connect = <&vopl_out_rgb>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&vopb {
|
||||
assigned-clocks = <&cru DCLK_VOP0>;
|
||||
assigned-clock-parents = <&cru PLL_CPLL>;
|
||||
};
|
||||
|
||||
&vopl {
|
||||
assigned-clocks = <&cru DCLK_VOP1>;
|
||||
assigned-clock-parents = <&cru PLL_GPLL>;
|
||||
};
|
||||
@@ -1,144 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
/dts-v1/;
|
||||
#include "rk3288-evb-rk628.dtsi"
|
||||
|
||||
/ {
|
||||
model = "Rockchip RK3288 EVB RK628 Board";
|
||||
compatible = "rockchip,rk3288-evb-rk628", "rockchip,rk3288";
|
||||
|
||||
panel {
|
||||
compatible = "simple-panel";
|
||||
backlight = <&backlight>;
|
||||
enable-gpios = <&gpio7 RK_PA2 GPIO_ACTIVE_HIGH>;
|
||||
prepare-delay-ms = <20>;
|
||||
enable-delay-ms = <20>;
|
||||
disable-delay-ms = <20>;
|
||||
unprepare-delay-ms = <20>;
|
||||
bus-format = <MEDIA_BUS_FMT_RGB888_1X7X4_SPWG>;
|
||||
|
||||
display-timings {
|
||||
native-mode = <&timing0>;
|
||||
|
||||
timing0: timing0 {
|
||||
clock-frequency = <48000000>;
|
||||
hactive = <1024>;
|
||||
vactive = <600>;
|
||||
hback-porch = <90>;
|
||||
hfront-porch = <90>;
|
||||
vback-porch = <10>;
|
||||
vfront-porch = <10>;
|
||||
hsync-len = <90>;
|
||||
vsync-len = <10>;
|
||||
hsync-active = <0>;
|
||||
vsync-active = <0>;
|
||||
de-active = <0>;
|
||||
pixelclk-active = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
port {
|
||||
panel_in_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_out_panel>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_lvds {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
lvds_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_lvds>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
lvds_out_panel: endpoint {
|
||||
remote-endpoint = <&panel_in_lvds>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&video_phy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rgb_in_vopb {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&rgb_in_vopl {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&route_rgb {
|
||||
connect = <&vopl_out_rgb>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&vopb {
|
||||
assigned-clocks = <&cru DCLK_VOP0>;
|
||||
assigned-clock-parents = <&cru PLL_GPLL>;
|
||||
};
|
||||
|
||||
&vopl {
|
||||
assigned-clocks = <&cru DCLK_VOP1>;
|
||||
assigned-clock-parents = <&cru PLL_CPLL>;
|
||||
};
|
||||
@@ -1,151 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
/dts-v1/;
|
||||
#include "rk3288-evb-rk628.dtsi"
|
||||
|
||||
/ {
|
||||
vcc33_lcd: vcc33-lcd {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vcc33_lcd";
|
||||
regulator-boot-on;
|
||||
gpio = <&gpio7 RK_PA2 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
|
||||
panel {
|
||||
compatible = "simple-panel";
|
||||
backlight = <&backlight>;
|
||||
power-supply = <&vcc33_lcd>;
|
||||
enable-gpios = <&gpio5 RK_PC1 GPIO_ACTIVE_HIGH>;
|
||||
prepare-delay-ms = <20>;
|
||||
enable-delay-ms = <20>;
|
||||
disable-delay-ms = <20>;
|
||||
unprepare-delay-ms = <20>;
|
||||
bus-format = <MEDIA_BUS_FMT_RGB888_1X7X4_SPWG>;
|
||||
|
||||
display-timings {
|
||||
native-mode = <&timing0>;
|
||||
|
||||
timing0: timing0 {
|
||||
clock-frequency = <149000000>;
|
||||
hactive = <1920>;
|
||||
vactive = <1080>;
|
||||
hback-porch = <96>;
|
||||
hfront-porch = <120>;
|
||||
vback-porch = <8>;
|
||||
vfront-porch = <33>;
|
||||
hsync-len = <64>;
|
||||
vsync-len = <4>;
|
||||
hsync-active = <0>;
|
||||
vsync-active = <0>;
|
||||
de-active = <0>;
|
||||
pixelclk-active = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
port {
|
||||
panel_in_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_out_panel>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_lvds {
|
||||
rockchip,link-type = "dual-link-even-odd-pixels";
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
lvds_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_lvds>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
lvds_out_panel: endpoint {
|
||||
remote-endpoint = <&panel_in_lvds>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&video_phy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rgb_in_vopb {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&rgb_in_vopl {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&route_rgb {
|
||||
connect = <&vopl_out_rgb>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&vopb {
|
||||
assigned-clocks = <&cru DCLK_VOP0>;
|
||||
assigned-clock-parents = <&cru PLL_GPLL>;
|
||||
};
|
||||
|
||||
&vopl {
|
||||
assigned-clocks = <&cru DCLK_VOP1>;
|
||||
assigned-clock-parents = <&cru PLL_CPLL>;
|
||||
};
|
||||
File diff suppressed because it is too large
Load Diff
@@ -1,391 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
// Copyright (c) 2020 Fuzhou Rockchip Electronics Co., Ltd
|
||||
|
||||
#include <dt-bindings/reset/rk628-rgu.h>
|
||||
#include <dt-bindings/clock/rk628-cgu.h>
|
||||
|
||||
/ {
|
||||
rk628_xin_osc0_func: rk628-xin-osc0-func {
|
||||
compatible = "fixed-clock";
|
||||
#clock-cells = <0>;
|
||||
clock-frequency = <24000000>;
|
||||
clock-output-names = "rk628_xin_osc0_func";
|
||||
};
|
||||
|
||||
rk628_xin_osc0_half: rk628-xin-osc0-half {
|
||||
compatible = "fixed-factor-clock";
|
||||
#clock-cells = <0>;
|
||||
clocks = <&rk628_xin_osc0_func>;
|
||||
clock-mult = <1>;
|
||||
clock-div = <2>;
|
||||
clock-output-names = "rk628_xin_osc0_half";
|
||||
};
|
||||
};
|
||||
|
||||
&rk628 {
|
||||
compatible = "rockchip,rk628";
|
||||
|
||||
rk628_cru: cru {
|
||||
compatible = "rockchip,rk628-cru";
|
||||
#clock-cells = <1>;
|
||||
#reset-cells = <1>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
rk628_efuse: efuse {
|
||||
compatible = "rockchip,rk628-efuse";
|
||||
clocks = <&rk628_cru CGU_PCLK_EFUSE>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_EFUSE>;
|
||||
#phy-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_pinctrl: pinctrl {
|
||||
compatible = "rockchip,rk628-pinctrl";
|
||||
status = "okay";
|
||||
|
||||
rk628_gpio0: rk628-gpio0 {
|
||||
clocks = <&rk628_cru CGU_PCLK_GPIO0>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_GPIO0>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
rk628_gpio1: rk628-gpio1 {
|
||||
clocks = <&rk628_cru CGU_PCLK_GPIO1>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_GPIO1>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
rk628_gpio2: rk628-gpio2 {
|
||||
clocks = <&rk628_cru CGU_PCLK_GPIO2>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_GPIO2>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
rk628_gpio3: rk628-gpio3 {
|
||||
clocks = <&rk628_cru CGU_PCLK_GPIO3>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_GPIO3>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
interrupt-controller;
|
||||
#interrupt-cells = <2>;
|
||||
};
|
||||
|
||||
rk628_i2sm0_pins: i2sm0 {
|
||||
pins = "gpio0a2", /* i2sm0_sck */
|
||||
"gpio0a3", /* i2sm0_lr */
|
||||
"gpio0a4", /* i2sm0_d0 */
|
||||
"gpio0a5", /* i2sm0_d1 */
|
||||
"gpio0a6", /* i2sm0_d2 */
|
||||
"gpio0a7"; /* i2sm0_d3 */
|
||||
function = "i2sm0";
|
||||
};
|
||||
|
||||
rk628_hpd_in_pins: hpd-in {
|
||||
pins = "gpio0b0";
|
||||
function = "hpd_in";
|
||||
};
|
||||
|
||||
rk628_ddc_tx_pins: ddc-tx {
|
||||
pins = "gpio0b1", /* ddc_tx_sda */
|
||||
"gpio0b2"; /* ddc_tx_scl */
|
||||
function = "ddc_tx";
|
||||
};
|
||||
|
||||
rk628_cec_tx_pins: cec-tx {
|
||||
pins = "gpio0b3";
|
||||
function = "cec_tx";
|
||||
};
|
||||
|
||||
rk628_test_clkout_pins: test-clkout {
|
||||
pins = "gpio1a0";
|
||||
function = "test_clkout";
|
||||
};
|
||||
|
||||
rk628_i2sm1_pins: i2sm1 {
|
||||
pins = "gpio1a2", /* i2sm1_sck */
|
||||
"gpio1a3", /* i2sm1_lr */
|
||||
"gpio1a4", /* i2sm1_d0 */
|
||||
"gpio1a5", /* i2sm1_d1 */
|
||||
"gpio1a6", /* i2sm1_d2 */
|
||||
"gpio1a7"; /* i2sm1_d3 */
|
||||
function = "i2sm1";
|
||||
};
|
||||
|
||||
rk628_hpdm0_out_pins: hpdm0-out {
|
||||
pins = "gpio1b0";
|
||||
function = "hpdm0_out";
|
||||
};
|
||||
|
||||
rk628_ddcm0_rx_pins: ddcm0-rx {
|
||||
pins = "gpio1b1", /* ddcm0_rx_sda */
|
||||
"gpio1b2"; /* ddcm0_rx_scl */
|
||||
function = "ddcm0_rx";
|
||||
};
|
||||
|
||||
rk628_cecm0_rx_pins: cecm0_rx {
|
||||
pins = "gpio1b3";
|
||||
function = "cecm0_rx";
|
||||
};
|
||||
|
||||
rk628_vop_pins: vop {
|
||||
pins = "gpio2a0", /* vop_d0 */
|
||||
"gpio2a1", /* vop_d1 */
|
||||
"gpio2a2", /* vop_d2 */
|
||||
"gpio2a3", /* vop_d3 */
|
||||
"gpio2a4", /* vop_d4 */
|
||||
"gpio2a5", /* vop_d5 */
|
||||
"gpio2a6", /* vop_d6 */
|
||||
"gpio2a7", /* vop_d7 */
|
||||
"gpio2b0", /* vop_d8 */
|
||||
"gpio2b1", /* vop_d9 */
|
||||
"gpio2b2", /* vop_d10 */
|
||||
"gpio2b3", /* vop_d11 */
|
||||
"gpio2b4", /* vop_d12 */
|
||||
"gpio2b5", /* vop_d13 */
|
||||
"gpio2b6", /* vop_d14 */
|
||||
"gpio2b7", /* vop_d15 */
|
||||
"gpio2c0", /* vop_d16 */
|
||||
"gpio2c1", /* vop_d17 */
|
||||
"gpio2c2", /* vop_d18 */
|
||||
"gpio2c3", /* vop_d19 */
|
||||
"gpio2c4", /* vop_d20 */
|
||||
"gpio2c5", /* vop_d21 */
|
||||
"gpio2c6", /* vop_d22 */
|
||||
"gpio2c7", /* vop_d23 */
|
||||
"gpio3a0", /* vop_den */
|
||||
"gpio3a1", /* vop_hsync */
|
||||
"gpio3a3", /* vop_vsync */
|
||||
"gpio3b0"; /* vop_dclk */
|
||||
function = "vop";
|
||||
drive-strength = <1>;
|
||||
};
|
||||
|
||||
rk628_hpdm1_out: hpdm1-out {
|
||||
pins = "gpio3a4";
|
||||
function = "hpdm1_out";
|
||||
};
|
||||
|
||||
rk628_ddcm1_rx_pins: ddcm1-rx {
|
||||
pins = "gpio3a5", /* ddcm1_rx_sda */
|
||||
"gpio3a6"; /* ddcm1_rx_scl */
|
||||
function = "ddcm1_rx";
|
||||
};
|
||||
|
||||
rk628_cecm1_rx_pins: cecm1-rx {
|
||||
pins = "gpio3a7";
|
||||
function = "cecm1_rx";
|
||||
};
|
||||
|
||||
rk628_gvi_hpd_pins: gvi-hpd {
|
||||
pins = "gpio3b1";
|
||||
function = "gvi_hpd";
|
||||
};
|
||||
|
||||
rk628_gvi_lock_pins: gvi-lock {
|
||||
pins = "gpio3b2";
|
||||
function = "gvi_lock";
|
||||
};
|
||||
|
||||
rk628_hdmirx_cec0: hdmirx-cec0 {
|
||||
pins = "hdmirx_cec";
|
||||
function = "hdmirx_cec0";
|
||||
};
|
||||
|
||||
rk628_hdmirx_cec1: hdmirx-cec1 {
|
||||
pins = "hdmirx_cec";
|
||||
function = "hdmirx_cec1";
|
||||
};
|
||||
|
||||
rk628_rxddc_input0: rxddc-input0 {
|
||||
pins = "rxddc_scl",
|
||||
"rxddc_sda";
|
||||
function = "rxddc_input0";
|
||||
};
|
||||
|
||||
rk628_rxddc_input1: rxddc-input1 {
|
||||
pins = "rxddc_scl",
|
||||
"rxddc_sda";
|
||||
function = "rxddc_input1";
|
||||
};
|
||||
|
||||
rk628_i2sm0_input: i2sm0-input {
|
||||
pins = "i2sm_sck",
|
||||
"i2sm_d",
|
||||
"i2sm_lr";
|
||||
function = "i2sm0_input";
|
||||
};
|
||||
|
||||
rk628_i2sm1_input: i2sm1-input {
|
||||
pins = "i2sm_sck",
|
||||
"i2sm_d",
|
||||
"i2sm_lr";
|
||||
function = "i2sm1_input";
|
||||
};
|
||||
};
|
||||
|
||||
rk628_combtxphy: combtxphy {
|
||||
compatible = "rockchip,rk628-combtxphy";
|
||||
clocks = <&rk628_cru CGU_PCLK_TXPHY_CON>, <&rk628_cru CGU_SCLK_VOP>;
|
||||
clock-names = "pclk", "ref_clk";
|
||||
resets = <&rk628_cru RGU_TXPHY_CON>;
|
||||
#phy-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_combrxphy: combrxphy {
|
||||
compatible = "rockchip,rk628-combrxphy";
|
||||
clocks = <&rk628_cru CGU_PCLK_RXPHY>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_RXPHY>;
|
||||
#phy-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_dsi0: dsi0 {
|
||||
compatible = "rockchip,rk628-dsi0";
|
||||
clocks = <&rk628_cru CGU_PCLK_DSI0>,
|
||||
<&rk628_cru CGU_CLK_CFG_DPHY0>;
|
||||
clock-names = "pclk", "cfg";
|
||||
resets = <&rk628_cru RGU_DSI0>;
|
||||
phys = <&rk628_combtxphy>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_dsi1: dsi1 {
|
||||
compatible = "rockchip,rk628-dsi1";
|
||||
clocks = <&rk628_cru CGU_PCLK_DSI1>,
|
||||
<&rk628_cru CGU_CLK_CFG_DPHY1>;
|
||||
clock-names = "pclk", "cfg";
|
||||
resets = <&rk628_cru RGU_DSI1>;
|
||||
phys = <&rk628_combtxphy>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_lvds: lvds {
|
||||
compatible = "rockchip,rk628-lvds";
|
||||
phys = <&rk628_combtxphy>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_gvi: gvi {
|
||||
compatible = "rockchip,rk628-gvi";
|
||||
clocks = <&rk628_cru CGU_PCLK_GVIHOST>;
|
||||
clock-names = "pclk";
|
||||
resets = <&rk628_cru RGU_GVIHOST>;
|
||||
phys = <&rk628_combtxphy>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_rgb_tx: rgb-tx {
|
||||
compatible = "rockchip,rk628-rgb-tx";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_yuv_rx: yuv-rx {
|
||||
compatible = "rockchip,rk628-yuv-rx";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_yuv_tx: yuv-tx {
|
||||
compatible = "rockchip,rk628-yuv-tx";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_bt1120_rx: bt1120-rx {
|
||||
compatible = "rockchip,rk628-bt1120-rx";
|
||||
clocks = <&rk628_cru CGU_BT1120DEC>;
|
||||
clock-names = "bt1120dec";
|
||||
resets = <&rk628_cru RGU_BT1120DEC>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_bt1120_tx: bt1120-tx {
|
||||
compatible = "rockchip,rk628-bt1120-tx";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_post_process: post-process {
|
||||
compatible = "rockchip,rk628-post-process";
|
||||
clocks = <&rk628_cru CGU_SCLK_VOP>,
|
||||
<&rk628_cru CGU_CLK_RX_READ>;
|
||||
clock-names = "sclk_vop", "rx_read";
|
||||
resets = <&rk628_cru RGU_DECODER>,
|
||||
<&rk628_cru RGU_CLK_RX>,
|
||||
<&rk628_cru RGU_VOP>;
|
||||
reset-names = "decoder", "clk_rx", "vop";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_hdmi: hdmi {
|
||||
compatible = "rockchip,rk628-hdmi";
|
||||
clocks = <&rk628_cru CGU_PCLK_HDMITX>,
|
||||
<&rk628_cru CGU_SCLK_VOP>;
|
||||
clock-names = "pclk", "dclk";
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_hpd_in_pins &rk628_ddc_tx_pins &rk628_i2sm0_pins>;
|
||||
#sound-dai-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_hdmirx: hdmirx {
|
||||
compatible = "rockchip,rk628-hdmirx";
|
||||
clocks = <&rk628_cru CGU_PCLK_HDMIRX>,
|
||||
<&rk628_cru CGU_CLK_HDMIRX_CEC>,
|
||||
<&rk628_cru CGU_CLK_HDMIRX_AUD>,
|
||||
<&rk628_cru CGU_CLK_IMODET>;
|
||||
clock-names = "pclk", "cec", "audio", "imodet";
|
||||
resets = <&rk628_cru RGU_HDMIRX>,
|
||||
<&rk628_cru RGU_HDMIRX_PON>;
|
||||
reset-names = "hdmirx", "hdmirx_pon";
|
||||
phys = <&rk628_combrxphy>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
rk628_csi: csi {
|
||||
compatible = "rockchip,rk628-csi";
|
||||
clocks = <&rk628_cru CGU_PCLK_HDMIRX>,
|
||||
<&rk628_cru CGU_CLK_IMODET>,
|
||||
<&rk628_cru CGU_CLK_HDMIRX_AUD>,
|
||||
<&rk628_cru CGU_CLK_HDMIRX_CEC>,
|
||||
<&rk628_cru CGU_SCLK_VOP>,
|
||||
<&rk628_cru CGU_CLK_RX_READ>,
|
||||
<&rk628_cru CGU_PCLK_CSI>,
|
||||
<&rk628_cru CGU_CLK_TESTOUT>;
|
||||
clock-names = "hdmirx", "imodet", "hdmirx_aud", "hdmirx_cec",
|
||||
"vop", "rx_read", "csi0", "i2s_mclk";
|
||||
assigned-clocks = <&rk628_cru CGU_CLK_TESTOUT>;
|
||||
assigned-clock-parents = <&rk628_cru CGU_CLK_HDMIRX_AUD>;
|
||||
resets = <&rk628_cru RGU_HDMIRX>,
|
||||
<&rk628_cru RGU_HDMIRX_PON>,
|
||||
<&rk628_cru RGU_DECODER>,
|
||||
<&rk628_cru RGU_CLK_RX>,
|
||||
<&rk628_cru RGU_VOP>,
|
||||
<&rk628_cru RGU_CSI>;
|
||||
reset-names = "hdmirx", "hdmirx_pon", "decoder", "clk_rx",
|
||||
"vop", "csi0";
|
||||
phys = <&rk628_combrxphy>, <&rk628_combtxphy>;
|
||||
phy-names = "combrxphy", "combtxphy";
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_hpdm0_out_pins &rk628_ddcm0_rx_pins &rk628_i2sm0_pins &rk628_test_clkout_pins>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
@@ -76,7 +76,7 @@
|
||||
&pinctrl {
|
||||
buttons {
|
||||
pwr_key: pwr-key {
|
||||
rockchip,pins = <0 RK_PA1 RK_FUNC_GPIO &pcfg_pull_none>;
|
||||
rockchip,pins = <0 RK_PA1 RK_FUNC_GPIO &pcfg_pull_down>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
@@ -185,10 +185,6 @@ dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb4-lp3-v10.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb5-ddr4-v10.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-linux.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-rk628-bt1120-to-hdmi.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-rk628-rgb2dsi.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-rk628-rgb2hdmi.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-rk628-rgb2lvds.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb6-ddr3-v10-rk630-bt656-to-cvbs.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb7-ddr4-v10.dtb
|
||||
dtb-$(CONFIG_ARCH_ROCKCHIP) += rk3568-evb8-lp4-v10.dtb
|
||||
|
||||
@@ -345,13 +345,13 @@
|
||||
vcc_3v0: DCDC_REG4 {
|
||||
regulator-always-on;
|
||||
regulator-boot-on;
|
||||
regulator-min-microvolt = <3300000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
regulator-min-microvolt = <3000000>;
|
||||
regulator-max-microvolt = <3000000>;
|
||||
regulator-initial-mode = <0x2>;
|
||||
regulator-name = "vcc_3v0";
|
||||
regulator-state-mem {
|
||||
regulator-on-in-suspend;
|
||||
regulator-suspend-microvolt = <3300000>;
|
||||
regulator-suspend-microvolt = <3000000>;
|
||||
};
|
||||
};
|
||||
|
||||
@@ -396,13 +396,13 @@
|
||||
vcc3v0_pmu: LDO_REG4 {
|
||||
regulator-always-on;
|
||||
regulator-boot-on;
|
||||
regulator-min-microvolt = <3300000>;
|
||||
regulator-max-microvolt = <3300000>;
|
||||
regulator-min-microvolt = <3000000>;
|
||||
regulator-max-microvolt = <3000000>;
|
||||
|
||||
regulator-name = "vcc3v0_pmu";
|
||||
regulator-state-mem {
|
||||
regulator-on-in-suspend;
|
||||
regulator-suspend-microvolt = <3300000>;
|
||||
regulator-suspend-microvolt = <3000000>;
|
||||
|
||||
};
|
||||
};
|
||||
|
||||
@@ -1,127 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2020 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include "rk3568-evb6-ddr3-v10.dtsi"
|
||||
#include "rk3568-android.dtsi"
|
||||
|
||||
&dsi0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&i2c3 {
|
||||
clock-frequency = <400000>;
|
||||
status = "okay";
|
||||
|
||||
rk628: rk628@50 {
|
||||
reg = <0x50>;
|
||||
interrupt-parent = <&gpio0>;
|
||||
interrupts = <RK_PA0 IRQ_TYPE_LEVEL_HIGH>;
|
||||
enable-gpios = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
reset-gpios = <&gpio0 RK_PB7 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
&video_phy0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
#include <arm/rk628.dtsi>
|
||||
|
||||
&rk628_hdmi {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
hdmi_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_hdmi>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
mode-sync-pol = <0>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_bt1120: endpoint {
|
||||
remote-endpoint = <&bt1120_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_hdmi: endpoint {
|
||||
remote-endpoint = <&hdmi_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_bt1120_rx {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
bt1120_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_bt1120>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
bt1120_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_bt1120>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&bt1120_pins>;
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_bt1120: endpoint {
|
||||
remote-endpoint = <&bt1120_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb_in_vp2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&vcc3v3_lcd1_n {
|
||||
status = "disabled";
|
||||
gpio = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
@@ -1,419 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2020 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include "rk3568-evb6-ddr3-v10.dtsi"
|
||||
#include "rk3568-android.dtsi"
|
||||
|
||||
&dsi0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&video_phy0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&i2c3 {
|
||||
clock-frequency = <400000>;
|
||||
status = "okay";
|
||||
|
||||
rk628: rk628@50 {
|
||||
reg = <0x50>;
|
||||
interrupt-parent = <&gpio0>;
|
||||
interrupts = <RK_PA0 IRQ_TYPE_LEVEL_HIGH>;
|
||||
enable-gpios = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
reset-gpios = <&gpio0 RK_PB7 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
#include <arm/rk628.dtsi>
|
||||
|
||||
&backlight {
|
||||
pwms = <&pwm14 0 25000 0>;
|
||||
};
|
||||
|
||||
&pwm14 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_dsi0 {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
dsi0_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_dsi0>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
panel@0 {
|
||||
compatible = "simple-panel-dsi";
|
||||
reg = <0>;
|
||||
backlight = <&backlight>;
|
||||
enable-gpios = <&gpio4 RK_PC6 GPIO_ACTIVE_HIGH>;
|
||||
prepare-delay-ms = <120>;
|
||||
enable-delay-ms = <120>;
|
||||
disable-delay-ms = <120>;
|
||||
unprepare-delay-ms = <120>;
|
||||
init-delay-ms = <120>;
|
||||
|
||||
dsi,flags = <(MIPI_DSI_MODE_VIDEO |
|
||||
MIPI_DSI_MODE_VIDEO_BURST |
|
||||
MIPI_DSI_MODE_LPM |
|
||||
MIPI_DSI_MODE_EOT_PACKET)>;
|
||||
dsi,format = <MIPI_DSI_FMT_RGB888>;
|
||||
dsi,lanes = <4>;
|
||||
|
||||
panel-init-sequence = [
|
||||
23 00 02 FE 21
|
||||
23 00 02 04 00
|
||||
23 00 02 00 64
|
||||
23 00 02 2A 00
|
||||
23 00 02 26 64
|
||||
23 00 02 54 00
|
||||
23 00 02 50 64
|
||||
23 00 02 7B 00
|
||||
23 00 02 77 64
|
||||
23 00 02 A2 00
|
||||
23 00 02 9D 64
|
||||
23 00 02 C9 00
|
||||
23 00 02 C5 64
|
||||
23 00 02 01 71
|
||||
23 00 02 27 71
|
||||
23 00 02 51 71
|
||||
23 00 02 78 71
|
||||
23 00 02 9E 71
|
||||
23 00 02 C6 71
|
||||
23 00 02 02 89
|
||||
23 00 02 28 89
|
||||
23 00 02 52 89
|
||||
23 00 02 79 89
|
||||
23 00 02 9F 89
|
||||
23 00 02 C7 89
|
||||
23 00 02 03 9E
|
||||
23 00 02 29 9E
|
||||
23 00 02 53 9E
|
||||
23 00 02 7A 9E
|
||||
23 00 02 A0 9E
|
||||
23 00 02 C8 9E
|
||||
23 00 02 09 00
|
||||
23 00 02 05 B0
|
||||
23 00 02 31 00
|
||||
23 00 02 2B B0
|
||||
23 00 02 5A 00
|
||||
23 00 02 55 B0
|
||||
23 00 02 80 00
|
||||
23 00 02 7C B0
|
||||
23 00 02 A7 00
|
||||
23 00 02 A3 B0
|
||||
23 00 02 CE 00
|
||||
23 00 02 CA B0
|
||||
23 00 02 06 C0
|
||||
23 00 02 2D C0
|
||||
23 00 02 56 C0
|
||||
23 00 02 7D C0
|
||||
23 00 02 A4 C0
|
||||
23 00 02 CB C0
|
||||
23 00 02 07 CF
|
||||
23 00 02 2F CF
|
||||
23 00 02 58 CF
|
||||
23 00 02 7E CF
|
||||
23 00 02 A5 CF
|
||||
23 00 02 CC CF
|
||||
23 00 02 08 DD
|
||||
23 00 02 30 DD
|
||||
23 00 02 59 DD
|
||||
23 00 02 7F DD
|
||||
23 00 02 A6 DD
|
||||
23 00 02 CD DD
|
||||
23 00 02 0E 15
|
||||
23 00 02 0A E9
|
||||
23 00 02 36 15
|
||||
23 00 02 32 E9
|
||||
23 00 02 5F 15
|
||||
23 00 02 5B E9
|
||||
23 00 02 85 15
|
||||
23 00 02 81 E9
|
||||
23 00 02 AD 15
|
||||
23 00 02 A9 E9
|
||||
23 00 02 D3 15
|
||||
23 00 02 CF E9
|
||||
23 00 02 0B 14
|
||||
23 00 02 33 14
|
||||
23 00 02 5C 14
|
||||
23 00 02 82 14
|
||||
23 00 02 AA 14
|
||||
23 00 02 D0 14
|
||||
23 00 02 0C 36
|
||||
23 00 02 34 36
|
||||
23 00 02 5D 36
|
||||
23 00 02 83 36
|
||||
23 00 02 AB 36
|
||||
23 00 02 D1 36
|
||||
23 00 02 0D 6B
|
||||
23 00 02 35 6B
|
||||
23 00 02 5E 6B
|
||||
23 00 02 84 6B
|
||||
23 00 02 AC 6B
|
||||
23 00 02 D2 6B
|
||||
23 00 02 13 5A
|
||||
23 00 02 0F 94
|
||||
23 00 02 3B 5A
|
||||
23 00 02 37 94
|
||||
23 00 02 64 5A
|
||||
23 00 02 60 94
|
||||
23 00 02 8A 5A
|
||||
23 00 02 86 94
|
||||
23 00 02 B2 5A
|
||||
23 00 02 AE 94
|
||||
23 00 02 D8 5A
|
||||
23 00 02 D4 94
|
||||
23 00 02 10 D1
|
||||
23 00 02 38 D1
|
||||
23 00 02 61 D1
|
||||
23 00 02 87 D1
|
||||
23 00 02 AF D1
|
||||
23 00 02 D5 D1
|
||||
23 00 02 11 04
|
||||
23 00 02 39 04
|
||||
23 00 02 62 04
|
||||
23 00 02 88 04
|
||||
23 00 02 B0 04
|
||||
23 00 02 D6 04
|
||||
23 00 02 12 05
|
||||
23 00 02 3A 05
|
||||
23 00 02 63 05
|
||||
23 00 02 89 05
|
||||
23 00 02 B1 05
|
||||
23 00 02 D7 05
|
||||
23 00 02 18 AA
|
||||
23 00 02 14 36
|
||||
23 00 02 42 AA
|
||||
23 00 02 3D 36
|
||||
23 00 02 69 AA
|
||||
23 00 02 65 36
|
||||
23 00 02 8F AA
|
||||
23 00 02 8B 36
|
||||
23 00 02 B7 AA
|
||||
23 00 02 B3 36
|
||||
23 00 02 DD AA
|
||||
23 00 02 D9 36
|
||||
23 00 02 15 74
|
||||
23 00 02 3F 74
|
||||
23 00 02 66 74
|
||||
23 00 02 8C 74
|
||||
23 00 02 B4 74
|
||||
23 00 02 DA 74
|
||||
23 00 02 16 9F
|
||||
23 00 02 40 9F
|
||||
23 00 02 67 9F
|
||||
23 00 02 8D 9F
|
||||
23 00 02 B5 9F
|
||||
23 00 02 DB 9F
|
||||
23 00 02 17 DC
|
||||
23 00 02 41 DC
|
||||
23 00 02 68 DC
|
||||
23 00 02 8E DC
|
||||
23 00 02 B6 DC
|
||||
23 00 02 DC DC
|
||||
23 00 02 1D FF
|
||||
23 00 02 19 03
|
||||
23 00 02 47 FF
|
||||
23 00 02 43 03
|
||||
23 00 02 6E FF
|
||||
23 00 02 6A 03
|
||||
23 00 02 94 FF
|
||||
23 00 02 90 03
|
||||
23 00 02 BC FF
|
||||
23 00 02 B8 03
|
||||
23 00 02 E2 FF
|
||||
23 00 02 DE 03
|
||||
23 00 02 1A 35
|
||||
23 00 02 44 35
|
||||
23 00 02 6B 35
|
||||
23 00 02 91 35
|
||||
23 00 02 B9 35
|
||||
23 00 02 DF 35
|
||||
23 00 02 1B 45
|
||||
23 00 02 45 45
|
||||
23 00 02 6C 45
|
||||
23 00 02 92 45
|
||||
23 00 02 BA 45
|
||||
23 00 02 E0 45
|
||||
23 00 02 1C 55
|
||||
23 00 02 46 55
|
||||
23 00 02 6D 55
|
||||
23 00 02 93 55
|
||||
23 00 02 BB 55
|
||||
23 00 02 E1 55
|
||||
23 00 02 22 FF
|
||||
23 00 02 1E 68
|
||||
23 00 02 4C FF
|
||||
23 00 02 48 68
|
||||
23 00 02 73 FF
|
||||
23 00 02 6F 68
|
||||
23 00 02 99 FF
|
||||
23 00 02 95 68
|
||||
23 00 02 C1 FF
|
||||
23 00 02 BD 68
|
||||
23 00 02 E7 FF
|
||||
23 00 02 E3 68
|
||||
23 00 02 1F 7E
|
||||
23 00 02 49 7E
|
||||
23 00 02 70 7E
|
||||
23 00 02 96 7E
|
||||
23 00 02 BE 7E
|
||||
23 00 02 E4 7E
|
||||
23 00 02 20 97
|
||||
23 00 02 4A 97
|
||||
23 00 02 71 97
|
||||
23 00 02 97 97
|
||||
23 00 02 BF 97
|
||||
23 00 02 E5 97
|
||||
23 00 02 21 B5
|
||||
23 00 02 4B B5
|
||||
23 00 02 72 B5
|
||||
23 00 02 98 B5
|
||||
23 00 02 C0 B5
|
||||
23 00 02 E6 B5
|
||||
23 00 02 25 F0
|
||||
23 00 02 23 E8
|
||||
23 00 02 4F F0
|
||||
23 00 02 4D E8
|
||||
23 00 02 76 F0
|
||||
23 00 02 74 E8
|
||||
23 00 02 9C F0
|
||||
23 00 02 9A E8
|
||||
23 00 02 C4 F0
|
||||
23 00 02 C2 E8
|
||||
23 00 02 EA F0
|
||||
23 00 02 E8 E8
|
||||
23 00 02 24 FF
|
||||
23 00 02 4E FF
|
||||
23 00 02 75 FF
|
||||
23 00 02 9B FF
|
||||
23 00 02 C3 FF
|
||||
23 00 02 E9 FF
|
||||
23 00 02 FE 3D
|
||||
23 00 02 00 04
|
||||
23 00 02 FE 23
|
||||
23 00 02 08 82
|
||||
23 00 02 0A 00
|
||||
23 00 02 0B 00
|
||||
23 00 02 0C 01
|
||||
23 00 02 16 00
|
||||
23 00 02 18 02
|
||||
23 00 02 1B 04
|
||||
23 00 02 19 04
|
||||
23 00 02 1C 81
|
||||
23 00 02 1F 00
|
||||
23 00 02 20 03
|
||||
23 00 02 23 04
|
||||
23 00 02 21 01
|
||||
23 00 02 54 63
|
||||
23 00 02 55 54
|
||||
23 00 02 6E 45
|
||||
23 00 02 6D 36
|
||||
23 00 02 FE 3D
|
||||
23 00 02 55 78
|
||||
23 00 02 FE 20
|
||||
23 00 02 26 30
|
||||
23 00 02 FE 3D
|
||||
23 00 02 20 71
|
||||
23 00 02 50 8F
|
||||
23 00 02 51 8F
|
||||
23 00 02 FE 00
|
||||
23 00 02 35 00
|
||||
05 78 01 11
|
||||
05 1E 01 29
|
||||
];
|
||||
|
||||
panel-exit-sequence = [
|
||||
05 00 01 28
|
||||
05 00 01 10
|
||||
];
|
||||
|
||||
disp_timings3: display-timings {
|
||||
native-mode = <&dsi0_timing3>;
|
||||
dsi0_timing3: timing0 {
|
||||
clock-frequency = <132000000>;
|
||||
hactive = <1080>;
|
||||
vactive = <1920>;
|
||||
hfront-porch = <15>;
|
||||
hsync-len = <2>;
|
||||
hback-porch = <30>;
|
||||
vfront-porch = <15>;
|
||||
vsync-len = <2>;
|
||||
vback-porch = <15>;
|
||||
hsync-active = <0>;
|
||||
vsync-active = <0>;
|
||||
de-active = <0>;
|
||||
pixelclk-active = <1>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
mode-sync-pol = <0>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_dsi0: endpoint {
|
||||
remote-endpoint = <&dsi0_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb_in_vp2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&vcc3v3_lcd1_n {
|
||||
status = "disabled";
|
||||
gpio = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
@@ -1,96 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2020 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include "rk3568-evb6-ddr3-v10.dtsi"
|
||||
#include "rk3568-android.dtsi"
|
||||
|
||||
&dsi0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&i2c3 {
|
||||
clock-frequency = <400000>;
|
||||
status = "okay";
|
||||
|
||||
rk628: rk628@50 {
|
||||
reg = <0x50>;
|
||||
interrupt-parent = <&gpio0>;
|
||||
interrupts = <RK_PA0 IRQ_TYPE_LEVEL_HIGH>;
|
||||
enable-gpios = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
reset-gpios = <&gpio0 RK_PB7 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
#include <arm/rk628.dtsi>
|
||||
|
||||
&rk628_hdmi {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
hdmi_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_hdmi>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
mode-sync-pol = <0>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_hdmi: endpoint {
|
||||
remote-endpoint = <&hdmi_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb_in_vp2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&vcc3v3_lcd1_n {
|
||||
status = "disabled";
|
||||
gpio = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
@@ -1,173 +0,0 @@
|
||||
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||
/*
|
||||
* Copyright (c) 2020 Rockchip Electronics Co., Ltd.
|
||||
*/
|
||||
|
||||
#include <dt-bindings/display/media-bus-format.h>
|
||||
#include "rk3568-evb6-ddr3-v10.dtsi"
|
||||
#include "rk3568-android.dtsi"
|
||||
|
||||
/ {
|
||||
vcc33_lcd: vcc33-lcd {
|
||||
compatible = "regulator-fixed";
|
||||
regulator-name = "vcc33_lcd";
|
||||
regulator-boot-on;
|
||||
regulator-always-on;
|
||||
gpio = <&gpio4 RK_PC6 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
|
||||
panel {
|
||||
compatible = "simple-panel";
|
||||
power-supply = <&vcc33_lcd>;
|
||||
backlight = <&backlight>;
|
||||
enable-gpios = <&gpio3 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
prepare-delay-ms = <20>;
|
||||
enable-delay-ms = <20>;
|
||||
disable-delay-ms = <20>;
|
||||
unprepare-delay-ms = <20>;
|
||||
bus-format = <MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA>;
|
||||
|
||||
display-timings {
|
||||
native-mode = <&timing0>;
|
||||
|
||||
timing0: timing0 {
|
||||
clock-frequency = <66600000>;
|
||||
hactive = <800>;
|
||||
vactive = <1280>;
|
||||
hback-porch = <30>;
|
||||
hfront-porch = <30>;
|
||||
vback-porch = <3>;
|
||||
vfront-porch = <3>;
|
||||
hsync-len = <4>;
|
||||
vsync-len = <2>;
|
||||
hsync-active = <0>;
|
||||
vsync-active = <0>;
|
||||
de-active = <0>;
|
||||
pixelclk-active = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
port {
|
||||
panel_in_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_out_panel>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&dsi0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&video_phy0 {
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
&i2c3 {
|
||||
clock-frequency = <400000>;
|
||||
status = "okay";
|
||||
|
||||
rk628: rk628@50 {
|
||||
reg = <0x50>;
|
||||
interrupt-parent = <&gpio0>;
|
||||
interrupts = <RK_PA0 IRQ_TYPE_LEVEL_HIGH>;
|
||||
enable-gpios = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
reset-gpios = <&gpio0 RK_PB7 GPIO_ACTIVE_LOW>;
|
||||
status = "okay";
|
||||
};
|
||||
};
|
||||
|
||||
#include <arm/rk628.dtsi>
|
||||
|
||||
&backlight {
|
||||
pwms = <&pwm14 0 25000 0>;
|
||||
};
|
||||
|
||||
&pwm14 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_lvds {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
lvds_in_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_out_lvds>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
lvds_out_panel: endpoint {
|
||||
remote-endpoint = <&panel_in_lvds>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
&rk628_combtxphy {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&rk628_post_process {
|
||||
pinctrl-names = "default";
|
||||
pinctrl-0 = <&rk628_vop_pins>;
|
||||
status = "okay";
|
||||
|
||||
mode-sync-pol = <0>;
|
||||
ports {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
port@0 {
|
||||
reg = <0>;
|
||||
|
||||
post_process_in_rgb: endpoint {
|
||||
remote-endpoint = <&rgb_out_post_process>;
|
||||
};
|
||||
};
|
||||
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
post_process_out_lvds: endpoint {
|
||||
remote-endpoint = <&lvds_in_post_process>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb {
|
||||
status = "okay";
|
||||
|
||||
ports {
|
||||
port@1 {
|
||||
reg = <1>;
|
||||
|
||||
rgb_out_post_process: endpoint {
|
||||
remote-endpoint = <&post_process_in_rgb>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&rgb_in_vp2 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&vcc3v3_lcd1_n {
|
||||
status = "disabled";
|
||||
gpio = <&gpio0 RK_PC5 GPIO_ACTIVE_HIGH>;
|
||||
enable-active-high;
|
||||
};
|
||||
|
||||
&gmac1 {
|
||||
status = "disabled";
|
||||
};
|
||||
@@ -5,14 +5,6 @@
|
||||
*/
|
||||
|
||||
/ {
|
||||
cam_ircut0: cam_ircut {
|
||||
status = "okay";
|
||||
compatible = "rockchip,ircut";
|
||||
ircut-open-gpios = <&gpio4 RK_PA0 GPIO_ACTIVE_HIGH>;
|
||||
ircut-close-gpios = <&gpio4 RK_PA1 GPIO_ACTIVE_HIGH>;
|
||||
rockchip,camera-module-index = <0>;
|
||||
rockchip,camera-module-facing = "back";
|
||||
};
|
||||
vcc_mipidphy0: vcc-mipidcphy0-regulator {
|
||||
compatible = "regulator-fixed";
|
||||
gpio = <&gpio1 RK_PB2 GPIO_ACTIVE_HIGH>;
|
||||
@@ -74,7 +66,6 @@
|
||||
rockchip,camera-module-facing = "back";
|
||||
rockchip,camera-module-name = "CMK-OT2022-PX1";
|
||||
rockchip,camera-module-lens-name = "IR0147-50IRC-8M-F20";
|
||||
lens-focus = <&cam_ircut0>;
|
||||
port {
|
||||
imx415_out0: endpoint {
|
||||
remote-endpoint = <&mipidphy0_in_ucam0>;
|
||||
|
||||
@@ -349,6 +349,10 @@
|
||||
vin-supply = <&dphy3_vcc12v_buck>;
|
||||
};
|
||||
|
||||
&max96712_dphy3 {
|
||||
lock-gpios = <&gpio4 RK_PA3 GPIO_ACTIVE_HIGH>;
|
||||
};
|
||||
|
||||
&max96756_dphy0_vcc1v2 {
|
||||
vin-supply = <&vcc5v0_buck>;
|
||||
};
|
||||
|
||||
@@ -8,9 +8,3 @@ config CLK_RK618
|
||||
depends on MFD_RK618
|
||||
default MFD_RK618
|
||||
select COMMON_CLK_ROCKCHIP_REGMAP
|
||||
|
||||
config CLK_RK628
|
||||
tristate "Clock driver for Rockchip RK628"
|
||||
depends on MFD_RK628
|
||||
default MFD_RK628
|
||||
select COMMON_CLK_ROCKCHIP_REGMAP
|
||||
|
||||
@@ -10,4 +10,3 @@ clk-rockchip-regmap-objs := clk-regmap-mux.o \
|
||||
clk-regmap-pll.o
|
||||
|
||||
obj-$(CONFIG_CLK_RK618) += clk-rk618.o
|
||||
obj-$(CONFIG_CLK_RK628) += clk-rk628.o
|
||||
|
||||
@@ -154,23 +154,6 @@ struct clk_composite_data {
|
||||
.flags = _flags, \
|
||||
}
|
||||
|
||||
#define COMPOSITE_NOMUX(_id, _name, _parent_name, \
|
||||
_div_reg, _div_shift, _div_width, \
|
||||
_gate_reg, _gate_shift, _flags) \
|
||||
{ \
|
||||
.id = _id, \
|
||||
.name = _name, \
|
||||
.parent_names = (const char *[]){ _parent_name }, \
|
||||
.num_parents = 1, \
|
||||
.div_reg = _div_reg, \
|
||||
.div_shift = _div_shift, \
|
||||
.div_width = _div_width, \
|
||||
.div_flags = CLK_DIVIDER_HIWORD_MASK, \
|
||||
.gate_reg = _gate_reg, \
|
||||
.gate_shift = _gate_shift, \
|
||||
.flags = _flags, \
|
||||
}
|
||||
|
||||
#define COMPOSITE_NODIV(_id, _name, _parent_names, \
|
||||
_mux_reg, _mux_shift, _mux_width, \
|
||||
_gate_reg, _gate_shift, _flags) \
|
||||
@@ -197,20 +180,6 @@ struct clk_composite_data {
|
||||
.flags = _flags, \
|
||||
}
|
||||
|
||||
#define COMPOSITE_FRAC_NOMUX(_id, _name, _parent_name, \
|
||||
_div_reg, \
|
||||
_gate_reg, _gate_shift, _flags) \
|
||||
{ \
|
||||
.id = _id, \
|
||||
.name = _name, \
|
||||
.parent_names = (const char *[]){ _parent_name }, \
|
||||
.num_parents = 1, \
|
||||
.div_reg = _div_reg, \
|
||||
.gate_reg = _gate_reg, \
|
||||
.gate_shift = _gate_shift, \
|
||||
.flags = _flags, \
|
||||
}
|
||||
|
||||
#define COMPOSITE_FRAC_NOGATE(_id, _name, _parent_names, \
|
||||
_mux_reg, _mux_shift, _mux_width, \
|
||||
_div_reg, \
|
||||
|
||||
File diff suppressed because it is too large
Load Diff
Some files were not shown because too many files have changed in this diff Show More
Reference in New Issue
Block a user